IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:	

Hitoshi HIRAKAWA, et al.

Application No.: Group Art Unit:

Filed: September 15, 2003 Examiner:

For: METHOD FOR DRIVING PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s), 2002-380904

Filed: December 27, 2002

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: September 15, 2003 B

Registration No. 22,010

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application: 2002年12月27日

出 願 番 号

Application Number: 特願2002-380904

[ST.10/C]: [JP2002-380904]

出願人

Applicant(s): 富士通日立プラズマディスプレイ株式会社

2003年 6月 9日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0200165

【提出日】 平成14年12月27日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G09G 3/28

【発明の名称】 プラズマディスプレイパネルの駆動方法及びプラズマデ

ィスプレイ装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 平川 仁

【発明者】

【住所又は居所】 神奈川県川崎市髙津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 田中 晋介

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 椎崎 貴史

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 西村 悟

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 金澤 義一

【特許出願人】

【識別番号】 599132708

【氏名又は名称】 富士通日立プラズマディスプレイ株式会社

【代理人】

【識別番号】 100077517

【弁理士】

【氏名又は名称】 石田 敬

【電話番号】 03-5470-1900

【選任した代理人】

【識別番号】

100092624

【弁理士】

【氏名又は名称】 鶴田 準一

【選任した代理人】

【識別番号】 100100871

【弁理士】

【氏名又は名称】 土屋 繁

【選任した代理人】

【識別番号】 100082898

【弁理士】

【氏名又は名称】 西山 雅也

【選任した代理人】

【識別番号】 100081330

【弁理士】

【氏名又は名称】 樋口 外治

【手数料の表示】

【予納台帳番号】 036135

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0003411

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

【特許請求の範囲】

【請求項1】 1画面の表示フィールドを複数のサブフィールドで構成し、 該複数のサブフィールドのうち点灯を行うサブフィールドを組み合わせることに より階調表示を行い、各サブフィールドは少なくとも当該サブフィールドで点灯 するセルを書き込むアドレス期間と書き込んだセルを発光するサステイン期間と を備えるプラズマディスプレイパネルの駆動方法であって、

1表示フィールド内で点灯するすべてのセルを、当該表示フィールドを構成する前記複数のサブフィールドのうちの所定のサブフィールドで点灯することを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項2】 前記所定のサブフィールドは、輝度比が最小のサブフィールドである請求項1に記載のプラズマディスプレイパネルの駆動方法。

【請求項3】 1表示フィールドは、前記所定のサブフィールド以外に前記所定のサブフィールドと同じ輝度比のサブフィールドを有する請求項1又は2に記載のプラズマディスプレイパネルの駆動方法。

【請求項4】 前記所定のサブフィールドが、1表示フィールド内の先頭のサブフィールドである請求項1から3のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。

【請求項5】 前記所定のサブフィールドは、前記アドレス期間の前に、全 セルの書き込み放電を発生させる請求項1から4のいずれか1項に記載のプラズ マディスプレイパネルの駆動方法。

【請求項6】 前記全セルの書き込み放電を行うサブフィールドの直前のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行う請求項5に記載のプラズマディスプレイパネルの駆動方法。

【請求項7】 前記所定のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅は、他のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅より広い請求項1から6のいずれか1項

に記載のプラズマディスプレイパネルの駆動方法。

【請求項8】 前記所定のサブフィールドのアドレス期間におけるアドレスパルスの電圧は、他のサブフィールドのアドレス期間におけるアドレスパルスの電圧より大きい請求項1から7のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。

【請求項9】 前記所定のサブフィールドでは、前記アドレス期間と前記サステイン期間の間に、非点灯のセルの放電を抑制する処理を行う請求項1から8のいずれか1項に記載のプラズマディスプレイパネルの駆動方法。

【請求項10】 プラズマディスプレイパネルと、該プラズマディスプレイパネルの駆動回路とを備え、

前記駆動回路は、請求項1から9のいずれか1項に記載の駆動方法で前記プラ ズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プラズマディスプレイパネル(PDP)の駆動方法及びPDP装置 に関し、特にPDPの表示コントラストを向上する駆動方法に関する。

[0002]

【従来の技術】

図1は、PDP装置の基本構成を示す図である。

[0003]

プラズマディスプレイパネル(PDP)1は、2枚のガラス基板に挟まれた放電空間に放電用のネオンガスやキセノンガスなどの混合ガスを満たし、基板に形成した電極間に放電開始電圧以上の電圧を印加することで放電を発生させ、放電により発生した紫外線により基板上に形成された蛍光体を励起発光させて表示を行う素子である。PDPには各種の構成が提案されているが、ここでは現在実用化されているもっとも一般的なAC型・3電極面放電型のパネルを例として説明を行う。

[0004]

プラズマディスプレイパネル(PDP)1では、複数のX電極(サステイン電極)2とY電極(スキャン電極)3とを隣接して交互に配置し、X電極及びY電極の伸びる方向に垂直な方向に複数のアドレス電極(第3の電極)4を配置する。X電極とY電極の組、すなわち、X1とY1、X2とY2、…の間に表示ラインが形成され、各表示ラインとアドレス電極4の交差する部分に表示セル5が形成される。X電極とY電極は、合わせて表示電極と呼ばれる。

[0005]

X電極は共通にX駆動回路7に接続され、同じ駆動信号が印加される。X駆動回路7には、後述する維持パルス、及びリセット/アドレス動作時に使用する電圧を発生する維持パルス回路8とリセット/アドレス電圧発生回路9が設けられている。Y電極は、それぞれY駆動回路10内に設けられたスキャン回路11に接続され、後述するアドレス期間には順次スキャンパルスが印加される。Y駆動回路10には、更に維持パルス及びリセット/アドレス電圧を発生する維持パルス回路12とリセット/アドレス電圧発生回路13が設けられている。アドレス電極は、アドレスドライバ6に接続され、アドレス動作時にはスキャンパルスに同期して、点灯セルと非点灯セルを選択するアドレス信号が印加される。

[0006]

PDPでの放電は、オン又はオフの2値の状態しかとれないため、発光の回数を変えて階調を表示する。そのため、図2に示すように、1画面の表示に相当する1表示フィールドを、複数個のサブフィールドに分割する。各サブフィールドは、リセット期間、アドレス期間、維持放電期間(サステイン期間)より構成される。リセット期間は、前のサブフィールドでの点灯状態にかかわらず、すべての表示セルを均一な状態、例えば、壁電荷を消去した状態や壁電荷が一様に形成されている状態にするためのリセット動作が行われる。アドレス期間は、表示データに応じて表示セルのオン(点灯)やオフ(非点灯)の状態を決定するために、選択的な放電(アドレス放電)が行われ、点灯セルと非点灯セルの壁電荷を異なる状態にする。サステイン期間は、アドレス期間に選択された表示セルで繰返し放電が行われ、発光する。サステイン放電パルスの回数、つまりサスティン放

電パルスの周期が一定であればサステイン放電期間の長さは、それぞれのサブフィールドで異なっており、例えば、各サブフィールドの発光回数の比率を、1:2:4:8:…という具合に設定し、各表示セル毎に階調に応じて発光させるサブフィールドを組み合わせれば、階調表示が行える。

[0007]

図3は、従来のPDP装置の各サブフィールドの駆動波形の典型例を示す図である。図示のように、リセット期間では、アドレス電極AにOVを印加した状態で、Y電極には電圧がOVからVs+Vwまで徐々に変化する傾斜波状のパルスmが印加され、X電極には電圧がOVから-Vsまで徐々に変化する傾斜波状のパルスが印加される。これにより、表示セルに蓄積された壁電荷にかかわらず全セルで放電が発生し、Y電極に負の壁電荷が、X電極に正の壁電荷が蓄積される。これを全セル書き込み放電(リセット放電)という。続いて、Y電極には電圧がVsから徐々に低下する傾斜波状の電荷制御パルスnが印加され、X電極には電圧Vsが印加され、書き込み放電で蓄積されたY電極とX電極の壁電荷が減少して、Y電極およびX電極の壁電荷はほぼゼロになる。なお以下の説明では電圧がリニアに変化する傾斜波状のパルスを例として説明するが、リニアに変化しなくてもよい。

[0008]

アドレス期間では、X電極に電圧Vsが印加され、Y電極にOVを印加した状態で、Y電極に電圧-Vs-Vyのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯セルのアドレス電極Aにアドレス電圧Vaを印加する。非点灯セルのアドレス電極にはOVが印加される。スキャンパルスとアドレス電圧が印加された点灯セルではアドレス放電が発生して、Y電極には正の壁電荷が蓄積され、X電極には負の壁電荷が蓄積される。この場合のY電極とX電極の壁電荷は、維持放電パルスが印加されると維持放電が発生する電荷量である。非点灯セルではアドレス放電は発生しないので、Y電極とX電極の壁電荷はほぼゼロのまま維持される。

[0009]

サステイン放電期間では、アドレス電極にOVを印加した状態で、X電極とY

電極にサステインパルスとして電圧Vsと一Vsを交互に印加する。なお、最初 にY電極に印加されるサステインパルスの電圧Vs+Vuとする。点灯セルでは 、壁電荷による電圧がサステインパルスの電圧に重畳されて放電開始電圧を超え てサステイン放電が発生し、それにより電荷が移動して次のサステイン放電に必 要な電荷がY電極とX電極に蓄積される。すなわち、アドレス期間が終了した時 点では、Y電極に正の壁電荷が蓄積され、X電極には負の壁電荷が蓄積されてお り、Y電極を高側とする電圧がY電極とX電極の間に印加されていることになる 。従って、サステイン期間の最初にサステインパルスとしてY電極に電圧Vs+ Vuを印加し、X電極に-Vsを印加すると、それに上記の壁電荷による電圧が 重畳されて放電開始電圧を超えてサステイン放電が発生する。サステイン放電に 伴い正の電荷はY電極からX電極に移動し、負の電荷はX電極からY電極に移動 して蓄積され、これがX電極側を高側とする電圧を発生するのでサステイン放電 が停止する。次に、サステインパルスとしてY電極に-Vsを印加し、X電極に 電圧Vsを印加すると、壁電荷によるX電極側を高側とする電圧が重畳されるの で、サステイン放電が発生する。サステイン期間には、これを繰り返す。なお、 非点灯セルには電荷は蓄積されていないので、どちらの側にサステインパルスを 印加しても放電は発生しない。

[0010]

各サブフィールドは以上のような構成を有し、各サブフィールドの輝度の重み付けに応じてサステイン期間の長さ、すなわちサステインパルス数が異なる。10個のサブフィールドのうち、点灯するサブフィールドを組み合わせることにより所望の階調が表示できる。

[0011]

図4は、従来のPDP装置の階調表示の例を示す図である。この例では、1表示フィールドは10個のサブフィールドSF1-SF10で構成され、各サブフィールドは図示のような輝度比になっている。1表示フィールドの先頭には、最小輝度比のSF1が配置され、以下順に図示のような輝度比のサブフィールドが配置される。各諧調レベルを表示する時には、図示のように点灯するサブフィールドを組み合わせる。ここでは、階調レベル0から35までしか示していないが

、この例では124階調レベルまで表示することが可能である。なお、この例では、4種類の輝度比について同じ輝度比のサブフィールドを2個ずつ設けることにより、同じ階調を表示する場合でも複数の組み合わせを可能にしている。これにより色偽輪郭を低減できる。

[0012]

以上、従来の典型的なPDP装置について説明したが、PDP装置には各種の方式がある。例えば、特開平9-160525号公報は、維持電極のすべての間を表示セルとして利用することにより、従来と同じ維持電極数で表示ライン数を2倍にしたPDP装置を開示している。本発明は、サブフィールド法で階調表示を行うPDP装置であれば、そのいずれにも適用可能であるが、ここではこれ以上の詳しい説明は省略する。

[0013]

AC型PDP装置では、サステイン期間の終了後点灯セル・非点灯セルでセルに蓄積された壁電荷の量や状態が異なる。そのため、次のサブフィールドでのアドレス放電が不安定になり、十分な動作マージンを確保するのが難しくなるという問題があった。そのため、AC型PDP装置では、上記のように各サブフィールドのリセット期間に全セル書き込み放電(リセット放電)を発生させて、各セルの壁電荷の均一化を行う。しかし、この全セル書き込み放電は、全セルで行われるため、非点灯セルでも点灯してしまい、その結果として背景輝度が高くなり、コントラスト比を著しく低下させるという問題を生じる。

[0014]

そこで、コントラスト比を向上させる各種の駆動方法が提案されている。

[0015]

特開2000-75835号公報は、リセット期間にY電極に印加されるパルスを電圧が徐々に変化する波形とすることにより、リセット期間における放電強度を低下させてコントラスト比を向上する駆動方法を開示している。

[0016]

特開平5-313598号公報は、1表示フィールドの先頭のサブフィールドでの分全セル書き込み放電を行い、他のサブフィールドでは全セル書き込み放電

を行わない駆動方法を開示している。これにより、全セル書き込み放電の回数が 低減されるのでコントラスト比が向上する。

[0017]

特開平3-219286号公報は、予備放電サブフィールドを設けて全セルで 予備放電を発生させる駆動方法を開示している。

[0018]

特開2002-72961号公報は、表示フィールドの先頭にリセット用サブフィールドを設けて、発光を行うセルに対してリセット用サブフィールドでリセット放電を発生させる駆動方法を開示している。

[0019]

【特許文献1】

特開平9-160525号公報(段落0011~0014、図1~図 8)

【特許文献2】

特開2000-75835号公報 (図1)

【特許文献3】

特開平5-313598号公報 (図2)

【特許文献4】

特開平3-219286号公報(第1図、第2図)

【特許文献 5】

特開2002-72961号公報(図12、図13)

[0020]

【発明が解決しようとする課題】

従来技術のうちコントラスト比を改善するもっとも有効な駆動方法は、特開2000-75835号公報に開示された先頭のサブフィールドでのみリセット放電(全セル書き込み放電)を行い、他のサブフィールドではリセット放電を行わない方法である。しかし、この駆動方法には、次のような問題がある。

[0021]

(1) 先頭のサブフィールドでのみ全セル書き込み放電を行う場合、後のサブ

フィールドではこの放電からアドレス放電までの時間が長くなるため、すべてのサブフィールドでリセット放電を行う場合に比べて書き込み電圧を大きくする必要があり、駆動回路のコストが増加し、1回のリセット放電による背景輝度の増加が大きく、コントラスト比は十分に低減されない。

[0022]

(2) 2番目以降のサブフィールドでは、前のサブフィールドで点灯したセルにはサステイン放電により形成された壁電荷が形成されているが、非点灯セルには先頭のサブフィールドでのリセット放電による壁電荷が形成されているだけであり、壁電荷の状態が異なる。そのため、この状態でアドレス放電を発生させると、セルによりアドレス放電が不安定になり、動作マージンの確保が難しくなるという問題がある。

[0023]

(3)各サブフィールドでは先頭のサブフィールドのリセット放電で形成された壁電荷を利用してアドレス放電が行われるが、非点灯のサブフィールドが続くセルでは、先頭のサブフィールドで壁電荷が形成されてからそれを利用するまでの時間が長くなり、プライミング効果が薄れる。そのため、終わりに近いサブフィールドで初めて点灯するセルでは、アドレス放電が正常に行えないという問題を生じる。また、この問題を解決するために、アドレス電圧を大きくする必要があり、駆動回路のコストが増加する。

[0024]

(4)サステイン放電は周囲の非点灯セルにも放電拡散により影響を及ぼす。そのため、先頭のサブフィールドのリセット放電で形成された非点灯セルの壁電荷を維持するのが難しく、次のリセット放電に影響する。放電拡散を小さくするには、セル間の距離を大きくして逆スリット広くするかセル間に隔壁(リブ)を設けるように設計する必要があり、パネルの表示輝度の低下をもたらす。また、上記の特開平9-160525号公報に開示されたすべての維持電極間のスペースをセルとして利用するALIS方式では、逆スリット広くすることはできない

[0025]

先頭のサブフィールドでのみリセット放電を行う駆動方法は、以上のような問題点を有するため、逆スリットを広くできない高精細PDP装置には適用するのが難しい。また、ボックスリブ構造のPDP装置は(3)や(4)の問題はないが、各セルをリブで囲って完全に分離するため書き込み電圧を高くする必要があり、駆動回路のコストが増加するという問題がある。

[0026]

本発明は、以上のような問題の生じることなく高コントラストのPDP装置を 実現できる新しい駆動方法の実現を目的とする。

[0027]

【課題を解決するための手段】

上記目的を実現するため、本発明のプラズマディスプレイパネルの駆動方法は、表示フィールド内で点灯するセルとまったく点灯しないセルに分け、点灯するセルは表示フィールド内の先頭に近い位置に配置される所定のサブフィールドですべて点灯することを特徴とする。階調表示レベルは、この所定のサブフィールドでの発光も考慮して設定する。

[0028]

図5は、本発明の原理を説明する図である。1表示フィールド内にサブフィールドSF1, SF2, SF3, SF4, …がこの順に配列されているとする。従来は、各サブフィールドは所定の階調レベルを表示するために組み合わされ、先頭のサブフィールドSF1で点灯しないセルが後のサブフィールドで点灯する場合があった。これに対して、本発明の構成では、1表示フィールドで点灯するサブフィールドがある場合には、かならず先頭のサブフィールドSF1で点灯する。リセット放電は、所定のサブフィールドのみで行い、他のサブフィールドでは行わないが、後述するように輝度比の大きなサブフィールドなどでもリセット放電を行うなどの変形例が可能である。これにより、従来の先頭のサブフィールドでのみリセット放電を行う場合と同じようにコントラスト比を改善した上で、更に以下のような利点がある。

[0029]

(1)リセット放電(書き込み放電)よりサステイン放電で形成された壁電荷

の方が安定しているため、従来技術で生じた上記の問題は生じない。例えば、所 定のサブフィールド以降のサブフィールドで点灯する場合、アドレス放電を行う セルはサステイン放電で形成された壁電荷を用いるため、高い書き込み電圧(リ セット電圧)を必要としない。

[0030]

例えば、図5の従来例において、4行2列目のセルはSF4で初めて点灯する。そのため、SF1のリセット放電で形成された壁電荷を利用することになる。これに対して、本発明では、4行2列目のセルはSF1で点灯しており、SF4で点灯する場合にはサステイン放電で形成された壁電荷を利用することになる。

[0031]

(2) 1表示フィールド内での点灯セルと非点灯セルを完全に区別するため、 適当な処理によりそれぞれの壁電荷を所望の状態にすることができ、動作マージ ンを確保して安定な動作が可能になる。

[0032]

(3)書き込み放電(リセット放電)及びサステイン放電の両方のプライミング効果が利用できる。

[0033]

以上のように、本発明のプラズマディスプレイパネルの駆動方法は、従来の駆動方法と同じようにコントラスト比が改善できると共に、従来技術で生じた問題を可決できる。

[0034]

所定のサブフィールドは、例えば、輝度比が最小のサブフィールドであり、この場合は、所定のサブフィールドは先頭に配置する。また、先頭に最小輝度比のサブフィールドを配置し、2番目に2番目の輝度比のサブフィールドを配置し、2番目のサブフィールドを所定のサブフィールドとすることも可能であり、各種の変形例があり得る。

[0035]

1表示フィールドには、所定のサブフィールド以外に所定のサブフィールドと 同じ輝度比のサブフィールドを更に設けることが望ましい。これにより、例えば 最小輝度比のサブフィールドが所定のサブフィールドであれば、所定のサブフィールドを点灯させるサブフィールドの組合せですべての階調レベルを表示できる

[0036]

所定のサブフィールドでは、アドレス期間の前に、全セルの書き込み放電を発生させるリセット期間を設けることが望ましい。また、所定のサブフィールドだけでなく、輝度重みの大きなサブフィールドについても、アドレス期間の前に、全セルの書き込み放電を発生させるリセット期間を設けることが望ましい。更に、所定のサブフィールドを2番目に配置する場合には、先頭の最小輝度比のサブフィールドにもリセット期間を設けることが望ましい。他のサブフィールドにはリセット期間を設けるごとが望ましい。他のサブフィールドにはリセット期間を設ける必要はない。リセット期間では、全セルの書き込み放電を連続して2回以上発生させてもよい。

[0037]

リセット期間を有するサブフィールドの直前のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行うことが望ましい。

[0038]

所定のサブフィールドにおいては、アドレス期間におけるアドレスパルスの幅を他のサブフィールドのアドレスパルスの幅より広くしたり、アドレスパルスの電圧を他のサブフィールドのアドレスパルスの電圧より大きくしたり、スキャンパルスの電圧を他のサブフィールドのスキャンパルスの電圧より大きくしたりすることが望ましい。

[0039]

更に、所定のサブフィールドでは、アドレス期間とサステイン期間の間に、非 点灯のセルの放電を抑制する処理を行うことが望ましい。この処理は、例えば、 アドレス電極にアドレスパルスを印加すると共に、走査電極に傾斜波状のパルス を印加する処理である。この場合、傾斜波状のパルスの最終電位は、リセット期 間における傾斜波状の電荷制御パルスの最終到達電位より低くする。

[0040]

【発明の実施の形態】

本発明の実施例のPDP装置は図1に示したような構成を有する。しかし、本発明はこれに限定されるものではなく、サブフィールド法により階調表示を行うPDP装置であればどのようなものにも適用可能であり、例えば、特開平9-160525号公報に開示されたALIS方式のPDP装置にも適用可能である。

[0041]

図6は、本発明の第1実施例のPDP装置におけるサブフィールド構成と階調レベルを実現するサブフィールドの組合せを示す図である。なお、ここでは、階調レベル0から35までしか示していないが、この構成により階調レベル0から124が表示できる。図4と比較して明らかなように、第1実施例のサブフィールド構成は、従来のサブフィールド構成の先頭に輝度比1のサブフィールドが加えられている点が従来例と異なる。従って、輝度比1のサブフィールドが2個設けられていることになる。2番目の輝度比1のサブフィールドSF2は、他の位置に配置してもよい。

[0042]

図示のように、先頭のサブフィールドSF1は、階調レベル1以上のすべての階調レベルを表示する際に点灯される。このようにSF1をかならず点灯させても、輝度比1のサブフィールドが2個あるためにすべての階調レベルが表示可能である。従来例では奇数番目の階調レベルを表示する場合にのみSF1を点灯し、偶数番目の階調レベルを表示する場合にはびまりしていた。これに対して本実施例では、奇数番目の階調レベルを表示する場合には従来例と同様に先頭のSF1を点灯し、偶数番目の階調レベルを表示する場合には輝度比1のSF2と組み合わせて表示を行うことにより、SF1を常に点灯させることが可能である。例えば、階調レベル2を表示する時にはSF1とSF2を点灯し、階調レベル4を点灯する時にはSF1とSF2及びSF7(輝度比2)を点灯する。更に、階調レベル32を表示する場合には、SF1とSF2及びSF4ーSF7を点灯する。従って、SF2以降のサブフィールドで点灯するセルは、すべてSF1で点灯したセルのみである。

[0043]

図7は、第1実施例のSF1とSF2以降の駆動波形を示す図である。図示の

ように、SF1では、図3の従来例と同様にリセット期間を設けて全セル書き込み放電(リセット放電)を発生させ、その後、傾斜波状の電荷制御パルスを印加して壁電荷を調整する。その後アドレス期間に点灯するセルでアドレス放電を発生させて、サステイン放電に必要な壁電荷を形成する。更に、期間NEにおいて、X電極にOVをアドレス電極にVaを印加した状態で、Y電極にOVから-Vsに変化する傾斜状の波形 Pを印加して、非選択セルの壁電荷を適正値に調整する。その後、サステイン期間にY電極とX電極に交互にVsと-Vsを印加してサステイン放電を発生させる(最初のパルスはVs+vu)。

[0044]

SF2では、リセット期間においてSF1で行った全セル書き込み放電を発生させず、傾斜波状の電荷制御パルスのみを印加し、更に期間NEを設けない。以降のサブフィールドは、SF2と同じでサステイン期間の長さのみが異なる。

[0045]

このような駆動波形により、SF2以降に点灯するセルはすべてSF1で点灯したセルであり、SF1のサステイン放電で形成された壁電荷があるため、書き込み放電を行わなくても十分にアドレス放電を発生させることができる。従って、書き込み放電(リセット放電)の回数が減少するので、コントラスト比が向上する。

[0046]

更に、SF2以降ではSF1のサステイン放電で形成された壁電荷を利用してアドレス放電を発生させるため、SF1の書き込み放電を必要以上に高くする必要がない。前述のように、SF1で全セル書き込み放電を行う従来例の場合、SF1での全セル書き込み放電から後のサブフィールドでアドレス放電を行うまでの時間が長くなるため、すべてのサブフィールドで全セル書き込み放電を行う場合に比べてSF1での全セル書き込み放電の電圧を大きくする必要があった。これに対して、本実施例では、SF1のサステイン放電で形成された壁電荷を利用するので、SF1の書き込み放電の電圧はすべてのサブフィールドで全セル書き込み放電を行う場合と同程度でよい。従って、SF1で全セル書き込み放電を行う場合と同程度でよい。従って、SF1で全セル書き込み放電を行う場合と同程度でよい。従って、SF1で全セル書き込み放電を行う

[0047]

また、SF1ではその表示フィールドで点灯するすべてのセルが選択されてサステイン放電が行われる。従って、SF1で点灯しないセルはその表示フィールドで点灯することのないセルであり、非点灯セルの壁電荷を適正値に調整すれば、セル同士の相互干渉などを低減でき、後のサブフィールドで非点灯セルが誤って発光する可能性が低下するので、動作マージンが大きくなる。具体的には、非点灯セルにアドレスパルスとスキャンパルスを印加しても放電しないようにすればよく、上記のように期間NEにアドレス電極にVaを印加し、Y電極にOVから一Vsに変化する傾斜状の波形pを印加する。ここで、波形pの到達電位を傾斜波状の電荷制御パルスnのそれより低くすることが望ましい。

[0048]

図8は、本発明の第2実施例のPDP装置におけるサブフィールド構成と階調レベルを実現するサブフィールドの組合せを示す図である。図6と同様に、ここでは、階調レベル0から67までしか示していないが、この構成により階調レベル0から247が表示できる。ただし、一部の階調レベルは表示できない。図示のように、第2実施例のサブフィールド構成は、11個のサブフィールドを有し、SF1が最小輝度比1を有し、SF2が輝度比2を有し、以下順に64,32,16,8,4,8,16,32,64の輝度比のサブフィールドが配置されている。図示のように、2番目のSF2は、階調レベル2以上のすべての階調レベルを表示する際に点灯される。このため、階調レベル4や5などは表示できない

[0049]

図9は、第2実施例のSF1とSF2とそれ以降のサブフィールドの駆動波形を示す図である。図示のように、SF1の駆動波形は、リセット期間と、アドレス期間と、サステイン期間と、SFリセット期間Rが設けられている。リセット期間、アドレス期間及びサステイン期間は、図3の従来例の駆動波形と同じである。SFリセット期間Rでは、点灯セルにおいてサステイン放電で生じた残留電荷を消去するために、Y電極に負のパルス(-Vs)が印加される。

[0050]

SF2の駆動波形は第1実施例のSF1の駆動波形と同じであり、SF3以降の駆動波形は第1実施例のSF2以降の駆動波形と同じである。

[0051]

第2実施例では、1表示フィールドで点灯するすべてのセルをSF2で点灯しており、SF3以降のサブフィールドについては第1実施例と同様に全セル書き込み放電を発生させる必要はない。第2実施例ではSF1とSF2で全セル書き込み放電を発生させており、その分コントラスト比が低くなるが従来例に比べれば向上する。このように、本発明では若干の欠点が生じてもそれ以上の利点がある各種の変形例が可能である。

[0052]

図10は、図6の第1実施例の駆動波形の変形例を示す図である。この変形例では、SF1におけるアドレスパルスの幅を他のサブフィールドのアドレスパルスの幅より広くし、アドレスパルスの電圧を他のサブフィールドのアドレスパルスの電圧より大きくしている。更に、SF1におけるスキャンパルスの幅を他のサブフィールドのスキャンの幅より広くし、スキャンパルスの電圧を他のサブフィールドのスキャンパルスの電圧より大きくしている。これにより、SF1において点灯するセルにおいて確実にアドレス放電を発生させることが可能になる。SF2以降のサブフィールドでは、SF1のサステイン放電で形成された壁電荷を利用するので、アドレスパルス及びスキャンパルスの幅が狭く、電圧が小さくても、アドレス放電は確実に発生する。これにより、1表示フィールド全体ではアドレス期間が短縮できる。

[0053]

図11は、図6の第1実施例の駆動波形の別の変形例を示す図である。この変形例では、SF1における全セル書き込み放電と傾斜波状の電荷制御パルスの印加を連続して2回行っている。すなわち、リセット期間を2回連続で設けている。全セル書き込み放電が2回行われることになるが、SF1でのアドレス放電の発生がより確実に行えるようになる。

[0054]

なお、上記の実施例ではSF1又はSF1とSF2にのみリセット期間を設け

る例を説明したが、更に輝度比の大きなサブフィールドにはリセット期間を設けてより確実にそのサブフィールドでのアドレス放電が行えるようにしてもよい。

[0055]

(付記1) 1画面の表示フィールドを複数のサブフィールドで構成し、該複数のサブフィールドのうち点灯を行うサブフィールドを組み合わせることにより階調表示を行い、各サブフィールドは少なくとも当該サブフィールドで点灯するセルを書き込むアドレス期間と書き込んだセルを発光するサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、

1表示フィールド内で点灯するすべてのセルを、当該表示フィールドを構成する前記複数のサブフィールドのうちの所定のサブフィールドで点灯することを特徴とするプラズマディスプレイパネルの駆動方法。

[0056]

(付記2) 前記所定のサブフィールドは、輝度比が最小のサブフィールドである付記1に記載のプラズマディスプレイパネルの駆動方法。

[0057]

(付記3) 1表示フィールドは、前記所定のサブフィールド以外に前記所定のサブフィールドと同じ輝度比のサブフィールドを有する付記1又は2に記載のプラズマディスプレイパネルの駆動方法。

[0058]

(付記4) 前記所定のサブフィールドが、1表示フィールド内の先頭のサブフィールドである付記1から3のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0059]

(付記5) 前記所定のサブフィールドは、前記アドレス期間の前に、全セルの書き込み放電を発生させる付記1から4のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0060]

(付記6) 前記所定のサブフィールド及び輝度重みの大きなサブフィールドは、前記アドレス期間の前に、全セルの書き込み放電を発生させる付記1又は2

に記載のプラズマディスプレイパネルの駆動方法。

[0061]

(付記7) 前記所定のサブフィールドの前記全セルの書き込み放電を、連続して2回以上発生させる付記5又は6に記載のプラズマディスプレイパネルの駆動方法。

[0062]

(付記8) 前記全セルの書き込み放電を行うサブフィールドの直前のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行う付記5から7のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0063]

(付記9) 最小輝度比のサブフィールドを1表示フィールドの先頭に配置し、前記所定のサブフィールドを1表示フィールドの2番目に配置する付記1に記載のプラズマディスプレイパネルの駆動方法。

[0064]

(付記10) 前記所定のサブフィールドは、最小輝度比の次に小さな輝度比のサブフィールドである付記9に記載のプラズマディスプレイパネルの駆動方法

[0065]

(付記11) 前記先頭のサブフィールド及び前記所定のサブフィールドは、 前記アドレス期間の前に、全セルの書き込み放電を発生させる付記9又は11に 記載のプラズマディスプレイパネルの駆動方法。

[0066]

(付記12) 前記先頭のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行う付記9から11のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0067]

(付記13) 前記所定のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅は、他のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅より広い付記1から12のいずれかに記載

のプラズマディスプレイパネルの駆動方法。

[0068]

(付記14) 前記所定のサブフィールドのアドレス期間におけるアドレスパルスの電圧は、他のサブフィールドのアドレス期間におけるアドレスパルスの電圧より大きい付記1から13のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0069]

(付記15) 前記所定のサブフィールドのアドレス期間におけるスキャンパルスの電圧は、他のサブフィールドのアドレス期間におけるスキャンパルスの電圧より大きい付記1から14のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0070]

(付記16) 前記所定のサブフィールドでは、前記アドレス期間と前記サステイン期間の間に、非点灯のセルの放電を抑制する処理を行う付記1から15のいずれかに記載のプラズマディスプレイパネルの駆動方法。

[0071]

(付記17) 前記非点灯のセルの放電を抑制する処理は、アドレス電極にアドレスパルスを印加すると共に、走査電極に時間と共に印加電圧の変化するパルスを印加する付記16に記載のプラズマディスプレイパネルの駆動方法。

[0072]

(付記18) 前記時間と共に印加電圧の変化するパルスの最終電位は、前記全セルの書き込み放電の後に印加される時間と共に印加電圧の変化する電荷制御パルスの最終到達電位より低い付記5又は11に記載のプラズマディスプレイパネルの駆動方法。

[0073]

(付記19) 階調表示レベルは、前記所定のサブフィールドでの点灯による 輝度も考慮して決定される。

[0074]

(付記20) プラズマディスプレイパネルと、該プラズマディスプレイパネ

ルの駆動回路とを備え、

前記駆動回路は、付記1から19のいずれかに記載の駆動方法で前記プラズマ ディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。

[0075]

【発明の効果】

以上説明したように、本発明の駆動方法によれば、全セル書き込み放電の回数 を低減してコントラスト比を向上させても表示ミスなどの発生しない高表示品質 のPDP装置が実現できる。

【図面の簡単な説明】

【図1】

プラズマディスプレイ (PDP)装置の概略構成図である。

【図2】

サブフィールド法による表示フィールドの構成を示す図である。

【図3】

従来の駆動波形の例を示す図である。

【図4】

従来の階調表示のサブフィールドの組合せを示す図である。

【図5】

本発明の原理を説明する図である。

【図6】

本発明の第1実施例の階調表示のサブフィールドの組合せを示す図である。

【図7】

第1 実施例のSF1とSF2の駆動波形を示す図である。

【図8】

本発明の第2実施例の階調表示のサブフィールドの組合せを示す図である。

【図9】

第2実施例のSF1とSF2とSF3の駆動波形を示す図である。

【図10】

第1 実施例の駆動波形の変形を示す図である。

【図11】

第1 実施例の駆動波形の別の変形を示す図である。


【符号の説明】

- 1 … プラズマディスプレイパネル
- 2 … X 電極
- 3 … Y 電極
- 4 …アドレス電極
- 5 …表示セル
- 6…アドレスドライバ
- 7 ··· X 駆動回路
- 8…維持パルス回路
- 9…リセット/アドレス電圧発生回路
- 10…Y駆動回路
- 11…スキャン回路
- 12…維持パルス回路
- 13…リセット/アドレス電圧発生回路

2 0

【書類名】 図面


【図1】



【図2】

図 2


表示フィールドの構成を示す図



【図3】

図 3

従来の駆動波形



【図4】

図 4

従来の階調表示例

階調	SF 1	SF 2	SF 3	SF 4	SF 5	SF 6	SF 7	SF8	SF 9	SF10
	1	32	16	8	4	2	4	8	16	32
0										
	0									
2		<u> </u>				0				
3	0	 	ļ			0				
2 3 4 5 6 7			<u> </u>		0					
5	0				0					
6					0	00	ļ			
-	0				0	0				
8				Ŏ						
10	0	 	 	<u> </u>						
10			 	$\vdash \approx$	ļ	0				
11	0		 	000000		O		ļ		
13	0	 	 	$\vdash \stackrel{\smile}{\succ}$	0	_				
14				\vdash	0					
15	0	-		$\frac{\circ}{\circ}$	Ö	00				
16			0		 ~ 					
17	0		Ŏ							
18			Ö		-	0				
19	0		0			Ö				
20			0		0					
21	0		00		00		***			
22			0		0	0				
23	0		0		0	00				
19 20 21 22 23 24 25 26 27 28 29			0	00						
25	0		0	0						
26			00	00		0				
27	0		Q	0		0				
28			0	0	0					
	0		0	0	0					
30 31			0	<u> </u>	Ŏ	0				
31	0		O	0	0	0				
32 33	0	00								
34	-	0								
35	0	8				0				
20	-			l		0				

【図5】

図	5	本発明の原理説明図 														
		0	0	0	0	0	0	0		0		0	0			0
		0	0	0	0	0	0	0			0			0		
		0	0	0	0	0	0			0	0		0			
	SF 1	0	0	0						0			0		0	
		0	0	0							0					
			0							0						
		0		0	0			0			0		0	0	0	
		Ť	0		_	0		0			ř	0	ř	H	\vdash	\vdash
		0	0		0	Ť	0)			0	0			0	\dashv
	SF 2	0										Ť		0	Ť	
										0	0	0				
	:									_						\dashv
	,								, . 							\equiv
		0			0)		0		_		_
		0		0	0	0				0		0		0 (_
	SF 3	0				0				0 0			0	0		
	0. 0	\vdash	0	0						$\stackrel{\smile}{-}$	0	0				
			0	<u> </u>							0	\mathcal{L}				
			$\ddot{}$			\dashv					$\stackrel{\smile}{-}$					\dashv
									 							_
05.4			0	0						_	0	0				_
	CC 4			0								0				_
	SF 4		0							_	0					\dashv
		\dashv			\dashv	\dashv				\dashv	\dashv					\dashv
			\dashv		\dashv	\dashv	\dashv	\dashv					\dashv	_		
	ŧ	i							l							


【図6】

図 6 本発明の第1実施例における階調表示

階調	SF 1	SF 2	SF3	SF 4	SF 5	SF 6	SF 7	SF 8	SF 9	SF10	SF11
	1	1	32	16	8	4	2	4	8	16	32
0											
1	0										
3	0	0									
3	0						0				
4	0	0					0				
5 6	0					0					
6	0	0				00					
7	0					0	0 0				
<u>8</u> 9	0	0				0	0			_	
	0				0			•			
10	0	0			0						
11	0				0		0				
12	0	0			0		0				
13	0				0	0					
14	0	0			0	0					
15	0				0	0	0				
16	0	0			0	0	0				
17	0			0							
18	0	0		0							
19	0			0			0				
20	0	0		0			0		ļ		
20 21 22	0			0		00					
22	0	0	<u> </u>	0		0					
23	0			00		0	0				
24 25 26	0	0	 			0	0				
25	0			0	0		ļ				
26	0	0	ļ	0	0						
27	0			0	0		00		 _	<u> </u>	
28	0	0		0	0		0			ļ	
29	0		ļ	0	0	Ö					
30	0	0		<u> </u>	Ö	<u> </u>	 				ļ
31	0			0	Ö	Ö	Ö			ļ	
32	0	0	 	0	0	0	0			ļ	
33	0		0	 			ļ				
34	0	0	9	-					 		
35	0		0	L	L	L	0	l	L		L

【図7】

図 7




【図8】


図8 本発明の第2実施例における階調表示

階調	SF 1	SF2	SF 3	SF 4	SF 5	SF 6	SF 7	SF 8	SF9	SF10	SF11
	1	2	64	32	16	8	4	8	16	32	64
0											
11	0				<u> </u>						
2		0									
3	0	0									
2 3 6 7		00					0				
	0	0					00				
10		0				0					
11	0	0				000					
14		0				0	00				
15	0	0				0	0				
18		0			0						
19	0	0			0						
22 23 26 27		0			0		00				
23	0	0			0		0				
26		0			00	00					
27	0	00			0	0					
30 31		0			0	0	00				
31	0	0			0	0	0				
34		0		0							
35 38	0	0		0	,						
38		0		0			0				
39	0	0		00			0				
42		0		0		00					
43	0	0		0		0					
43 46 47		0		0		00	00				
47	0	0		0		0	0				
50		0		0	0						
51	0	0		0	0						
54		0		0	0		00				
55 58	0	00		00	000		0				
28		$\frac{6}{2}$		Č	Š	0					
59 63	0	0		0	0	0					
62		0		0	Ö	0	0				
63	0	0		0	0	0	0				
66 67		0	0								
67	0	0	0								

【図9】




【図10】



【図11】

図11



【書類名】 要約書

【要約】

【課題】 背景輝度を低減しても安定してPDPを駆動できる駆動方法の実現。

【解決手段】 1表示フィールドを複数のサブフィールドSF1-SF11で構成し、点灯を行うサブフィールドを組み合わせることにより階調表示を行い、各サブフィールドは少なくとも点灯するセルを書き込むアドレス期間と書き込んだセルを発光するサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、1表示フィールド内で点灯するすべてのセルを、所定のサブフィールドSF1で点灯する。

【選択図】 図6

出願人履歴情報

識別番号

[599132708]

1. 変更年月日 1999年 9月17日

[変更理由] 新規登録

住 所 神奈川県川崎市高津区坂戸3丁目2番1号 氏 名 富士通日立プラズマディスプレイ株式会社